|
摘要：闡述基於三星ARM處理器S3C2410A和嵌入式操作係統Windows CE．net構造微型工程地震儀的設計原理和實現方法。在現有工程地震儀的基礎上，結合嵌入式技術構造攜帶方便、功耗低、體積小的微型工程地震儀，可以適應不同的工作場合，滿足工程勘探的需要。
1 引言
隨著嵌入式微處理器和嵌入式操作係統的發展，嵌入式係統在通訊、控製和消費電子等諸多領域得到了廣泛的應用。嵌入式係統通常是麵向特定應用的嵌入式CPU，與通用型的最大不同就是嵌入式CPU大多工作在為特定用戶群設計的係統中，它通常都具有低功耗、體積小、集成度高等特點，能夠把通用CPU中許多由板卡完成的任務集成在芯片內部，從而有利於嵌入式係統設計趨於小型化，以動能力增強，與網絡的耦合也越來越緊密。
本文利用ARM嵌入式係統構(gou)造(zao)微(wei)型(xing)化(hua)的(de)工(gong)程(cheng)地(di)震(zhen)儀(yi)雛(chu)形(xing)，以(yi)滿(man)足(zu)特(te)定(ding)條(tiao)件(jian)的(de)工(gong)作(zuo)需(xu)要(yao)，降(jiang)低(di)功(gong)耗(hao)，節(jie)省(sheng)能(neng)源(yuan)以(yi)延(yan)長(chang)工(gong)作(zuo)時(shi)間(jian)，減(jian)小(xiao)儀(yi)器(qi)尺(chi)寸(cun)和(he)重(zhong)量(liang)，使(shi)儀(yi)器(qi)更(geng)為(wei)輕(qing)便(bian)。
2 現有工程地震儀簡介
工程地震儀應用於地基、路基與基礎工程檢測；隧道工程檢測；大中型水庫的運行觀測；橋梁工程檢測；環境與地質災害檢測與評價等工程領域的地震檢測任務l2 。一般來講工程地震儀器利用錘擊、電火花或爆炸等作為激發震源，硬件上由前置放大器，數據采集卡，A／D轉換器，工控機(便攜式微機)等(deng)部(bu)分(fen)組(zu)成(cheng)。而(er)數(shu)據(ju)采(cai)集(ji)，數(shu)據(ju)處(chu)理(li)，分(fen)析(xi)軟(ruan)件(jian)都(dou)存(cun)儲(chu)在(zai)工(gong)控(kong)機(ji)內(nei)，可(ke)以(yi)隨(sui)時(shi)處(chu)理(li)現(xian)場(chang)所(suo)采(cai)集(ji)的(de)原(yuan)始(shi)數(shu)據(ju)，發(fa)現(xian)問(wen)題(ti)及(ji)時(shi)處(chu)理(li)。其(qi)功(gong)能(neng)一(yi)般(ban)有(you)：瞬態多點端雷波勘探淺層反射測量淺層折射測量波速(剪切波)測量多波高密度地震映像樁基檢測土建工程質量檢測場地常時微動測量震動爆破測量。如圖1 所示
其中，數據的顯示，數據的處理和存儲都是用工業控製微機來完成的，下麵是一款典型的現有工程地震儀器工業控製微機的硬件配置：
CPU ：PIII 500MHz
內存：128MB
硬盤：不小於40GB
光驅：內置
顯示屏：800×600點陣VGA液晶顯示屏(TFT真彩)
輸入設備：觸摸屏輸入、精致小鍵盤、光電鼠標
接口：雙串一並、雙USB口、鼠標口、鍵盤口等標準口
移動存儲：256M電子U盤
現xian有you工gong程cheng地di震zhen儀yi由you於yu工gong控kong機ji功gong耗hao較jiao高gao，體ti積ji尺chi寸cun大da，野ye外wai攜xie帶dai不bu很hen方fang便bian，尤you其qi是shi當dang野ye外wai工gong作zuo需xu要yao電dian池chi支zhi持chi時shi，受shou功gong耗hao的de影ying響xiang工gong作zuo時shi間jian可ke能neng受shou一yi定ding的de限xian製zhi。對dui於yu某mou些xie特te定ding場chang合he，如ru煤mei礦kuang井jing下xia作zuo業ye時shi要yao考kao慮lv到dao防fang爆bao因yin素su，必bi須xu在zai儀yi器qi外wai裝zhuang加jia防fang爆bao外wai殼ke，而er防fang爆bao因yin素su與yu功gong耗hao，體ti積ji等deng密mi切qie相xiang關guan，這zhe便bian要yao求qiu有you相xiang對dui功gong耗hao小xiao，體ti積ji重zhong量liang小xiao的de微wei型xing工gong程cheng地di震zhen儀yi的de出chu現xian。
3 係統硬件設計
3．1 工作原理
係統硬件主要分為ARM處理器模塊、協處理器FPGA模塊、預處理和A／D模塊、通用外設模塊4個部分，ARM處理器和現場可編程門陣列(FP.GA)gongtongzuchengjiankongxitongdehexinchulidanyuan。xianchangkantanjianceshi，keliyongbaozhadefangshizuoweijifazhenyuan，dangyicibaozhaqidonghou，chuanganqixinhaotongguomonikaiguan，xianjingguoqianzhifangdahelvbodengyuchuli，huoqufuheA／D轉換芯片要求的信號，經過A／D轉換，進入FIFO，然後由嵌入式微處理器讀取並處理數據，然後將數據存儲到SIM卡或USB存儲設備中。在A／D轉換模塊中，采用多路模擬開關，可完成大數量點的數據采集。FPGA是整個係統的控製中心，控製采集通道的切換，A／D轉換芯片的啟停，轉換後的數據在FIFO中的存放以及向主處理器$3C2410A產生中斷請求讀取FIFO中的數據。如圖2所示。
3．2 硬件介紹
3．2．1 協處理器模塊
係統的協處理器采用Xilinx公司的FPGA，型號為SPARTANIIE XC2SIOOE。該芯片共有2700個邏輯單元，10萬個邏輯門，片內塊RAM為40KB。其具體實現以下功能：
・ A／D模塊讀／寫時序控製；
・ 生成FIFO，其主要功能是存儲經A／D編碼的數據：
・ 提供ARM處理器控製信號。
FPGA芯片分4部分來實現上述功能：
(1)內部控製信號產生器
FPGA對50 MHz時鍾分頻產生A／D芯片采樣時鍾Sampleclk和ARM處理器外部時鍾Sysclk；Sysclk經鎖相環電路(PLL)後產生ARM處理器工作所需的時鍾信號 。
(2)ARM控製器
提供ARM處理器正常工作所必須的各種控製信號；實現ARM處理器地址總線、數據總線和外部中斷信號接入 。
(3)A／D控製器
控製A／D模塊的數據轉換。產生A／D轉換起始信號(／HOLD)，檢測數據轉換完成信號(／EOC)，產生FIFO寫入信號，實現數據轉換通道選擇。
(4)FIFO存儲器
生成FIFO，完成A／D轉換數據的存儲。
3．2．2 ARM處理器模塊
ARM 處理器模塊由FLASH、SDRAM 和s3C2410共同構建。係統選用Samsung公司的K9F1208UOA構建8位FLASH 存儲器係統。K9F1208UOA單片容量為64 MB；選用兩片單片容量32 MB。數據寬度為16位HY57V561620CT，並聯構建32位SDRAM存儲器係統，共64 MB的SDRAM空問可以滿足嵌入式操作係統和各種複雜算法的運行要求。ARM處理器對各模塊的控製則是通過底層驅動控製協處理器FPGA產生各種控製信號來實現。
3．2．3 預處理和A／D模塊
傳感器傳播的模擬信號比較微弱，需要經過前置放大等預處理後方具備數據有效性。預處理主要是由前置放大電路構成，A／D模塊主要由模擬開關和A／D轉換芯片構成。模擬開關采用AD公司的AD7506，可實現12通道數據采集。A／D轉換芯片采用CIRRUS公司的CS5381，是120dB、192kHz高性能立體聲24位Σ 一△ A／D變(bian)換(huan)器(qi)，內(nei)置(zhi)雙(shuang)極(ji)性(xing)電(dian)路(lu)構(gou)成(cheng)的(de)混(hun)合(he)集(ji)成(cheng)轉(zhuan)換(huan)顯(xian)片(pian)，具(ju)有(you)外(wai)接(jie)元(yuan)件(jian)少(shao)，功(gong)耗(hao)低(di)，精(jing)度(du)高(gao)等(deng)特(te)點(dian)，並(bing)且(qie)具(ju)有(you)自(zi)動(dong)校(xiao)零(ling)和(he)自(zi)動(dong)極(ji)性(xing)轉(zhuan)換(huan)功(gong)能(neng)，隻(zhi)需(xu)外(wai)接(jie)少(shao)量(liang)的(de)阻(zu)容(rong)件(jian)即(ji)可(ke)構(gou)成(cheng)一(yi)個(ge)完(wan)整(zheng)的(de)A／D轉換器。
3．2．4 接口和顯示模塊
包括常用的接口和顯示器件。接口包括常用的串口等，用以進行數據的外部存儲。顯示模塊主要包括構成操作的LCD和觸摸屏等外圍顯示設備。
4 嵌入式係統軟件設計
軟件部分分為FPGA控製程序和ARM處理器兩部分，FPGA用VHDL來設計，基於s3C2410A的軟件設計主要任務有數據采集的驅動程序，操作係統的移植以及上層應用軟件的設計。嵌入式操作係統應用WinCe．net，上層應用軟件開發使用Em-bedded Visual C++，底層驅動和ARM處理器的調試則使用c語言。
係統開始工作後ARM處理器和FPGA協處理器 中的FIFO開始初始化。經A／D轉換後的數據存入對應的FIFO中。FIFO中的數據容量達到一定限度即產生巾斷，ARM處理器中的主程序產生中斷等待線程；一旦中斷產生則進入中斷服務程序，讀取數據，之後進入ARM係統進行相應的處理，然後存儲到存儲設備。如圖3所示。
4．1 嵌入式操作係統WindowsCE．net的裁減
使用集成開發環境Platform Builder根據提示完成操作係統鏡像的定製、編譯與調試工作，並可在此環境巾進行應用軟件、驅動程序的開發。在ARM中植入Windows CE．net平台，首先根據目標設備的硬件配置及需要，對Windows CE．net進行基本定製，開發並安裝驅動程序，增加必要的特性，生成鏡像文件，通過JTAG將bootloader寫入flash後，通過網卡將鏡像文件下載到目標設備中，進行調試 同時要導出SDK，以備後麵用EVC開發應用程序。
4．2 數據采集驅動程序
在數據采集中，主要對外部I／0口的訪問，Wince的BSP都實現WRITE―PORT―UCHAR和READ― PORT― UCHAR函數。訪問方式采用中斷方式。WinCE把中斷處理分為兩部分中斷服務例行程序ISR和中斷服務線程，用戶的中斷處理主要在IST中完成 。。這裏采用基於中斷方式的非標準驅動，要實現兩個步驟：編寫中斷服務線程IST和注冊中斷服務線程。中斷信號由FIFO經FPGA不斷產生，每發生一次中斷，運行在核心態的中斷服務例行程序就調用一次IST。
4．3 中斷控製
係統如果對A／D轉換數據采用實時讀取的方式，則必然導致ARM處理器工作效率較低，所以在電路設計時采用中斷方式。A／D模塊輸出數據以循環方式分別寫入FIFO中。一旦FIFO中可使用數據容量減小到一定限度則產生中斷，ARM處理器進入中斷服務程序並讀取FIFO中的數據。
4．4 上層應用軟件
上層應用軟件的開發包含以下模塊：
數據采集係統：實施采集的控製和監測。
數據處理係統：簡單處理采集到的數據，如數字濾波等。
圖形顯示係統：將采集到的數據以波形的形式顯示在顯示儀器L。
數據存儲係統：構造數據存儲係統，使數據以文件形式存入存儲設備(FLASH閃存，USB外設，存儲卡等)，硬件上還要求支持USB通用串行總線，支持設備的熱插拔，傳輸速度快．結構簡單。
5 結束語
本文所研製的微型工程地震儀係統綜zong合he利li用yong了le嵌qian入ru式shi係xi統tong設she計ji技ji術shu，與yu傳chuan統tong地di震zhen勘kan探tan設she備bei相xiang比bi大da大da提ti高gao了le設she備bei的de便bian攜xie性xing和he節jie能neng性xing。同tong時shi，該gai係xi統tong注zhu重zhong數shu據ju快kuai速su存cun儲chu的de研yan究jiu，並bing在zai實shi際ji係xi統tong中zhong加jia以yi應ying用yong。本ben係xi統tong在zai設she計ji時shi充chong分fen考kao慮lv了le電dian路lu的de靈ling活huo性xing和he通tong用yong性xing，可ke根gen據ju不bu同tong的de功gong能neng要yao求qiu編bian寫xie相xiang應ying的deVHDL語言程序。係統所使用的Windows CE操(cao)作(zuo)係(xi)統(tong)可(ke)以(yi)任(ren)意(yi)裁(cai)剪(jian)，這(zhe)對(dui)於(yu)功(gong)能(neng)的(de)轉(zhuan)換(huan)很(hen)有(you)幫(bang)助(zhu)。本(ben)係(xi)統(tong)已(yi)研(yan)製(zhi)完(wan)畢(bi)，現(xian)處(chu)於(yu)現(xian)場(chang)實(shi)驗(yan)階(jie)段(duan)。隨(sui)著(zhe)計(ji)算(suan)機(ji)技(ji)術(shu)和(he)網(wang)絡(luo)技(ji)術(shu)的(de)發(fa)展(zhan)，嵌(qian)入(ru)式(shi)微(wei)處(chu)理(li)器(qi)的性能的提高，嵌入式係統將在工業控製領域得到更廣泛的應用。
|
