• 西門子與 NVIDIA 實現驗證領域關鍵突破，通過西門子 Veloce proFPGA CS 係統與 NVIDIA 性能優化芯片架構的深度結合
  ，可在數天內完成流片前數萬億次時鍾周期的驗證采集。
• 該解決方案可加速 AI/ML 係統級芯片（SoC）的研發進程，提升產品可靠性，助力 NVIDIA 團隊在首輪流片前
  ，即可穩定運行大型工作負載並完成設計優化。

西門子與 NVIDIA 密切合作，使西門子 Veloce™ proFPGA CS yingjianfuzhuyanzhengyuquerenxitong，nenggouzhichixinpianshejigongchengshiyuxitongjiagoushizaishoulunliupianqian
，yunxingbingcaijishuwanyiciyanzhengshizhongzhouqi，congershixiangengyoudeshejidiedai。

作為雙方長期戰略合作的重要成果
，NVIDIA 與西門子攜手攻克了此前行業難以實現的技術目標，依托西門子 Veloce proFPGA CS 可擴展、優化的硬件架構，結合 NVIDIA 高性能芯片架構，僅需數天即可完成數十萬億次時鍾周期的驗證采集工作。

西門子數字化工業軟件硬件輔助驗證事業部高級副總裁兼總經理 Jean-Marie Brunet 表示：“NVIDIA 與西門子在多個領域展開深度合作
，近期更是聚焦硬件輔助驗證方法論的推進
，尤其是基於 FPGA 的原型驗證方向
，以適配複雜 AI/ML SoC 帶來的嚴苛驗證與確認需求。Veloce proFPGA CS 將高度靈活可擴展的硬件架構，與先進易用的實現及調試軟件流程相結合
，以應對上述挑戰。無論是單 FPGA 的 IP 核驗證，還是數十億門級的芯粒設計，都能為客戶提供適配的解決方案。”

NVIDIA 硬件工程事業部副總裁 Narendra Konda 表示：“隨著 AI 與計算架構複雜度的持續攀升，芯片研發團隊亟需高性能驗證解決方案


，以完成海量工作負載的驗證
，加速產品上市進程。NVIDIA 性能優化的芯片架構與西門子 Veloce proFPGA CS 深度融合
，可支持設計工程師在數天內完成數萬億次時鍾周期的驗證，為下一代 AI 技術的可靠性保障提供了所需的規模支撐。”

基於 FPGA 的原型驗證係統具備出色的運行速度
，其運行流片前驗證工作負載的耗時，遠少於軟件仿真（Simulation）甚至硬件加速（Emulation）。但由於芯片本身以及配套軟件複雜度不斷升級，當前 AI/ML 設計對驗證能力提出了更高要求。

為適配行業發展需求、保bao障zhang產chan品pin上shang市shi時shi間jian與yu可ke靠kao性xing，在zai短duan時shi間jian內nei運yun行xing數shu萬wan億yi次ci時shi鍾zhong周zhou期qi的de能neng力li
，已yi成cheng為wei芯xin片pian驗yan證zheng的de核he心xin剛gang需xu。傳chuan統tong的de軟ruan件jian仿fang真zhen與yu硬ying件jian加jia速su驗yan證zheng工gong具ju
，在zai合he理li的de實shi際ji作zuo業ye時shi間jian內nei，僅jin能neng支zhi持chi數shu百bai萬wan次ci時shi鍾zhong周zhou期qi驗yan證zheng，即ji便bian在zai優you化hua場chang景jing下xia也ye僅jin能neng實shi現xian數shu十shi億yi次ci規gui模mo，無wu法fa實shi現xian更geng大da規gui模mo擴kuo展zhan。